FPGA平臺(tái)上動(dòng)態(tài)硬件重構(gòu)的Winograd神經(jīng)網(wǎng)絡(luò)加速器

摘要： 為解決卷積神經(jīng)網(wǎng)絡(luò)在FPGA平臺(tái)上進(jìn)行硬件加速時(shí)存在的資源利用率低和資源受限問題，提出了一種基于FPGA動(dòng)態(tài)部分重構(gòu)技術(shù)和Winograd快速卷積的卷積神經(jīng)網(wǎng)絡(luò)加速器。該加速器通過運(yùn)行時(shí)硬件重構(gòu)對(duì)FPGA片上資源進(jìn)行時(shí)分復(fù)用，采用流水線方式動(dòng)態(tài)地將各個(gè)計(jì)算流水段配置到FPGA，各個(gè)流水段所對(duì)應(yīng)的卷積計(jì)算核心使用Winograd算法進(jìn)行定制優(yōu)化，以在解決資源受限問題的同時(shí)最大程度... （共12頁(yè)）