NAND閃存存儲(chǔ)系統(tǒng)中的LDPC碼優(yōu)化設(shè)計(jì)

摘要： 面對(duì)日益增長(zhǎng)的大容量需求, NAND閃存技術(shù)不斷進(jìn)步并實(shí)現(xiàn)了一系列突破,然而,存儲(chǔ)密度的不斷提升也極大程度削弱了NAND閃存系統(tǒng)的抗干擾能力.因此,針對(duì)NAND閃存存儲(chǔ)系統(tǒng)中的差錯(cuò)控制碼進(jìn)行優(yōu)化設(shè)計(jì)成為一個(gè)重要課題.本文首先對(duì)NAND閃存存儲(chǔ)系統(tǒng)中的干擾源進(jìn)行了全面分析,考慮到存儲(chǔ)單元閾值電壓的非對(duì)稱非高斯特性,采用修正Student’s t分布對(duì)其建模.此外,考慮了實(shí)際NAN... （共15頁）