面向處理器微架構(gòu)設(shè)計空間探索的加速方法綜述

摘要： 中央處理器是目前最重要的算力基礎(chǔ)設(shè)施.為了最大化收益，架構(gòu)師在設(shè)計處理器微架構(gòu)時需要權(quán)衡性能、功耗、面積等多個目標(biāo).但處理器運(yùn)行負(fù)載的指令多，單個微架構(gòu)設(shè)計點(diǎn)的評估耗時從10 min到數(shù)十小時不等.加之微架構(gòu)設(shè)計空間巨大，全設(shè)計空間暴力搜索難以實(shí)現(xiàn).近些年來許多機(jī)器學(xué)習(xí)輔助的設(shè)計空間探索加速方法被提出，以減少需要探索的設(shè)計空間或加速設(shè)計點(diǎn)的評估，但缺少對加速方法的全面調(diào)研和系統(tǒng)... （共36頁）